PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001274379 A

(43) Date of publication of application: 05.10.01

(51) Int. CI

H01L 29/78 H01L 21/28

(21) Application number: 2000081866

(22) Date of filing: 23.03.00

(71) Applicant:

SANYO ELECTRIC CO LTD

(72) Inventor:

DAN TORU


(54) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a field effect semiconductor device for easy micromachining.

SOLUTION: After a normal MISFET using a gate electrode 5 of polycrystal silicon is formed, an inter-layer insulating film 21 is flattened by CMP so that the polycrystal silicon gate electrode 5 is exposed before an aluminum film 22 is deposited. This is annealed in a nitrogen atmosphere so that the polycrystal silicon gate electrode is substituted with aluminum.

COPYRIGHT: (C)2001,JPO



4

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-274379

(P2001-274379A)

(43)公開日 平成13年10月5日(2001.10.5)

(51) Int.Cl.7

識別配号

FΙ

テーマコート*(参考)

H01L 29/78 21/28

301

H01L 21/28 29/78 301L 4M104

301G 5F040

審査請求 未請求 請求項の数5 OL (全 6 頁)

(21)出願番号

特願2000-81866(P2000-81866)

(22)出願日

平成12年3月23日(2000.3.23)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 塘 徹

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100085213

弁理士 鳥居 洋


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 この発明は、微細化を容易に達成することができる電界効果型半導体装置を提供することをその目的とする。

【解決手段】 多結晶シリコンのゲート電極5を用いた 通常のMISFETを形成後、層間絶縁膜21をCMP により平坦化し、多結晶シリコンゲート電極5を露出さ せた後、アルミニウム膜22を堆積する。窒素雰囲気で アニールし、多結晶シリコンのゲート電極をアルミニウ ムに置換する。



【特許請求の範囲】

【請求項1】 一導電型半導体基板又は半導体領域上に ゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に シリコン系材料からなるゲート電極を形成する工程と、 上記半導体基板又は半導体領域上に上記ゲート電極をマ スクとして他導電型の第1の不純物を導入する工程と、 上記第1の不純物を活性化する工程と、上記半導体基板 又は半導体領域上及び上記ゲート電極上に層間絶縁膜を 堆積する工程と、上記層間絶縁膜を平坦化し上記ゲート 電極を露出させる工程と、上記ゲート電極及び層間絶縁 10 膜上にアルミニウム膜を堆積する工程と、窒素雰囲気中 で熱処理を施して上記ゲート電極をアルミニウムに置換 する工程と、上記ゲート電極を除いて上記アルミニウム を除去し、ゲート電極を分離する工程と、を備えている ことを特徴とする半導体装置の製造方法。

【請求項2】 一導電型半導体基板又は半導体領域上に ゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に シリコン系材料からなるゲート電極を形成する工程と、 上記半導体基板又は半導体領域上に上記ゲート電極をマ スクとして他導電型の第1の不純物を導入する工程と、 上記第1の不純物を活性化する工程と、上記ゲート電極 の両側面上にサイドウォールを形成する工程と、上記半 導体基板又は半導体領域上に上記ゲート電極及び上記サ イドウォールをマスクとして他導電型の第2の不純物を 導入する工程と、上記第2の不純物を活性化する工程 と、上記半導体基板及び半導体領域、上記ゲート電極及 び上記サイドウォール上に層間絶縁膜を堆積する工程 と、上記層間絶縁膜を平坦化し上記ゲート電極を露出さ せる工程と、上記ゲート電極及び層間絶縁膜上にアルミ ニウム膜を堆積する工程と、窒素雰囲気中の熱処理によ 30 成するため微細化に対応できる。 り上記ゲート電極をアルミニウム膜に置換する工程と、 上記ゲート電極を除いて上記アルミニウムを除去し、ゲ ート電極を分離する工程と、を備えていることを特徴と する半導体装置の製造方法。

【請求項3】 前記アルミニウム膜上にチタン膜を積層 することを特徴とした請求項1または2に記載の半導体 装置の製造方法。

【請求項4】 前記アルミニウムの除去を化学機械的研 磨法で行うことを特徴とした請求項1または2に記載の 半導体装置の製造方法。

【請求項5】 前記アルミニウムをリソグラフィによる エッチングでバターニングすることで前記アルミニウム の除去を行うとともにパターニングの幅は、ゲート電極 の幅よりも広くすることを特徴とした請求項1ないし3 のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は半導体装置の製造 方法にかかり、詳しくは、MISトランジスタの製造方 法に関するものである。

[0002]

【従来の技術】MISトランジスタは、微細化に伴うゲ ート絶縁膜の薄膜化により、ゲート電極の空乏化が問題 となっている。ゲート電極の空乏化を抑制する方法とし て、ゲート電極を従来の多結晶シリコン膜に替えて金属 膜を使用することが考えられている。

【0003】金属膜を用いたゲート電極を形成する方法 として、リプレースゲートが、CHATTERJEE等 が「CMOS Metal Replacement Gate Transistors using Ta ntalum Pentoxide Gate Ins ulator」(IEDM、777、1998)に提案 している。また、ダマシンゲートが、YAGISHIT A等が「High Performance Meta l Gate MOSFET Fabricated by CMP for 0. lμm RegimeJ (IEDM、785、1998) に提案している。 【0004】とれらは、多結晶シリコン膜をゲート電極 に用いてMISFETを形成後、層間絶縁膜をCMP (Chemical Mechanical Poli

shing:化学機械的研磨法)により平坦化し、多結 晶シリコン膜を除去した後、金属膜のゲート電極を埋め 込む方法である。

【0005】との方法は、従来の金属膜のゲート形成方 法に対し、次のような利点を備える。

【0006】(1)ゲート形成はトランジスタ形成後に 行うため、トランジスタ形成において高温熱処理を適用 でき、優れた特性が得られる。

(2) チャネルに対しセルフアラインでゲート電極を形

[0007]

【発明が解決しようとする課題】しかしながら、前記し た方法によれば、金属膜のゲート電極を埋め込む前に、 多結晶シリコンのゲート電極を除去する工程を必要とす るため、ゲート電極直下のゲート酸化膜にダメージが加 わることになる。このため、ゲート酸化膜も同時に除去 し、新たにゲート絶縁膜を形成する必要があるが、その 場合、酸化増速拡散の影響で、LDDあるいはソース/ ドレインエクステンション部やソース/ドレイン部など の拡散層が再拡散し、MISFETの微細化を阻害する という問題があった。

【0008】との発明は、上述した従来の問題点を解決 するためになされたものにして、微細化を容易に達成す ることができる電界効果型半導体装置を提供することを その目的とする。

[0009]

【課題を解決するための手段】との発明は、一導電型半 導体基板又は半導体領域上にゲート絶縁膜を形成する工 程と、上記ゲート絶縁膜上にシリコン系材料からなるゲ 50 ート電極を形成する工程と、上記半導体基板又は半導体

領域上に上記ゲート電極をマスクとして他導電型の第1 の不純物を導入する工程と、上記第1の不純物を活性化 する工程と、上記半導体基板又は半導体領域上及び上記 ゲート電極上に層間絶縁膜を堆積する工程と、上記層間 絶縁膜を平坦化し上記ゲート電極を露出させる工程と、 上記ゲート電極及び層間絶縁膜上にアルミニウム膜を堆 積する工程と、窒素雰囲気中で熱処理を施して上記ゲー ト電極をアルミニウムに置換する工程と、上記ゲート電 極を除いて上記アルミニウムを除去し、ゲート電極を分 離する工程と、を備えていることを特徴とする。

【0010】また、との発明は、一導電型半導体基板又 は半導体領域上にゲート絶縁膜を形成する工程と、上記 ゲート絶縁膜上にシリコン系材料からなるゲート電極を 形成する工程と、上記半導体基板又は半導体領域上に上 記ゲート電極をマスクとして他導電型の第1の不純物を 導入する工程と、上記第1の不純物を活性化する工程 と、上記ゲート電極の両側面上にサイドウォールを形成 する工程と、上記半導体基板又は半導体領域上に上記ゲ ート電極及び上記サイドウォールをマスクとして他導電 を活性化する工程と、上記半導体基板及び半導体領域、 上記ゲート電極及び上記サイドウォール上に層間絶縁膜 を堆積する工程と、上記層間絶縁膜を平坦化し上記ゲー ト電極を露出させる工程と、上記ゲート電極及び層間絶 縁膜上にアルミニウム膜を堆積する工程と、窒素雰囲気 中の熱処理により上記ゲート電極をアルミニウム膜に置 換する工程と、上記ゲート電極を除いて上記アルミニウ ムを除去し、ゲート電極を分離する工程と、を備えてい るととを特徴とする。

[0011] 前記アルミニウム膜上にチタン膜を積層す るように構成すればよい。

【0012】また、前記アルミニウムの除去を化学機械 的研磨法またはリソグラフィによるエッチングでパター、 ニングすることで行なえばよい。

[0013]上記したように、この発明に係る半導体装 置の製造方法は、シリコン系材料からなるゲート電極を 除去することなく、低温で金属ゲートに置き換えるもの である。すなわち、多結晶シリコンのゲート電極を用い た通常のMISFETを形成後、層間絶縁膜をCMPに より平坦化し、多結晶シリコンゲート電極を露出させた 後、アルミニウム単体あるいはTi/アルミニウムの積 層膜を堆積する。然る後に、窒素雰囲気でアニールする ことにより、シリコン系材料のゲート電極をアルミニウ ムに置換することができる。その後、堆積した金属膜及 び析出したシリコン系材料を除去することで、アルミニ ウムをゲート電極材料としたMISFETを形成すると とができる。

【0014】この方法によれば、シリコン系材料のゲー ト電極を除去する工程を省くことができるため、ゲート 酸化膜にダメージを加えることがなく、良好な酸化膜の 50 体的には、例えば、1000℃の温度下で10秒という

特性を保つことができる。また、ゲート電極材料の置換 に伴う熱処理の温度は低いため、LDDあるいはソース /ドレインエクステンション部やソースドレイン部など の拡散層が再拡散することがなく、MISFETの微細 化を容易に達成することができる。

[0015]

【発明の実施の形態】以下、との発明の実施の形態につ いて図面を参照して詳細に説明する。

【0016】図1ないし図5は、この発明の一実施の形 10 態に係る半導体装置の製造方法を工程別に示す断面図で ある。この実施の形態では、CMISデバイスに適用す る場合について説明する。

【0017】まず、図1(a) に示すように、p型単結 晶シリコン半導体基板1に、通常のSTI (Shllo w Trench Isolation)プロセスによ り素子分離絶縁膜2を形成し、続いて、n型MISFE Tを形成する領域に、p型ウエル及びチャネル領域3を 形成、p型MISFETを形成する領域にn型ウエル及 びチャネル領域4を形成する。この時、チャネル領域3 型の第2の不純物を導入する工程と、上記第2の不純物 20 及び4には、アルミニウム膜のゲート電極に対し適切な 関値電圧が得られるように、閾値調整用チャネル注入を 行い、p型ウエル領域は表面チャネル、n型ウエル領域 は埋め込みチャネルを形成する。

> 【0018】次に、同図1 (a) に示したように、熱酸 化法等によりシリコン半導体基板 1 の表面を酸化し、例 えば3nm程度の膜厚のゲート絶縁膜5を形成する。次 に、減圧CVD法を用い、例えば610℃の温度で多結 晶シリコン膜を200nm程度の膜厚に形成した後、多 結晶シリコン膜上にシリコン酸化膜あるいはシリコン窒 30 化膜を堆積し、フォトリソグラフィ、エッチング工程に より多結晶シリコン膜及びシリコン酸化膜あるいはシリ コン窒化膜をパターニングし、多結晶シリコン膜からな るゲート電極6を形成する。との時、多結晶シリコン膜 の膜厚は、50nmから200nm程度の範囲で変更可

【0019】その後、同図1(a)に示したように、ゲ ート電極5をマスクとして、n型MIS領域32及びp 型MIS領域4の活性領域に不純物をイオン注入し、L DD (Lightly Doped Drain) ある いは、ソース/ドレインエクステンション構造7、8を 形成する。この時、n型MIS領域3には、不純物とし て、例えば、Asを3~15keV程度のエネルギーで 打ち込み、そのドーズ量は、例えば、5×1014/cm とする。また、p型MIS領域4には、不純物として、 例えば、BF,を3~15keV程度のエネルギーで打 ち込み、そのドーズ量は、例えば、5×10¹⁴/cmと する。

[0020]続いて、窒素雰囲気中でのRTA(Rap id Thermal Anneal) 処理を行う。具 短時間の熱処理を行う。なお、との時の温度は1000 ℃~1100℃の範囲で変更可能である。このRTA処 理により、LDDあるいは、ソース/ドレインエクステ ンションの活性化が行われると共に、次に、続くサイド ウォールスペーサ堆積時の不純物拡散を抑制することが 出来る。

【0021】次に、同図1(a)に示したように、LD **Dあるいは、ソース/ドレインエクステンション構造形** 成に必要なサイドウォール9をゲート側壁に形成する。 [0022]その後、同図1 (a) に示したように、n 10 型MIS領域3及びp型MIS領域4の活性領域に不純 物をイオン注入し、ハイドープのソース及びドレイン領 域10、11を形成する。との時、n型MIS領域3に は、不純物として、例えば、Asを6~30keV程度 のエネルギーで打ち込み、そのドーズ量は、例えば、3 ×10¹¹/cmとする。一方、p型MIS領域4には、 不純物として、例えば、BF,を6~30keV程度の エネルギーで打ち込み、そのドーズ量は、例えば、3× 1011/cmとする。

【0023】続いて、窒素雰囲気中でのRTA処理を行 20 う。具体的には、例えば、1000 Cの温度下で10秒 という短時間の熱処理を行う。なお、この時の温度は 1 000℃~1100℃の範囲で変更可能である。このR TA処理により、ソース及びドレイン領域10.11を 活性化すると共に、次に続くサリサイド工程における不 純物の再拡散を抑制することが出来る。

[0024]次に、ソース及びドレイン領域10,11 を、チタン(T i)あるいはコバルト(C o)をスパゥ タして形成した後、第1RTA処理、選択エッチング、 領域10,11を自己整合的にシリサイド化してサリサ イド構造を形成する。との時、シリサイド層の厚さは、 例えば、50nm程度である。また、ゲート電極6上 は、シリコン酸化膜あるいはシリコン窒化膜が堆積され ており、サリサイド化はされない。

【0025】次に、同図1(a)に示したように、全面 に水分ストッパとしてシリコン窒化 (Si, N.) 膜を2 Onm程度の膜厚に形成した後、PE-CVD法によ り、NSG又はBPSGなどからなる層間絶縁膜21を 約300mm程度堆積する。

【0026】次に、図2に示したように、層間絶縁膜2 1をCMP (Chemical Mechanical

Polishing:化学機械的研磨法)により平坦 化し、多結晶シリコンからなるゲート電極6を露出させ る。その後、マグネトロンスパッタ法などにより全面 に、アルミニウム膜(A 1)22を約400nm堆積さ せる。この時、アルミニウム膜の膜厚は、例えば200 ~1000nmの範囲で変更可能である。

【0027】その後、図3に示したように、基板を窒素 雰囲気中、500℃で30分熱処理する。この熱処理を 50 ーニングの幅は、ゲート電極の幅よりも広くするとよ

施すことにより、ゲート電極6の多結晶シリコンがアル ミニウム膜に置換され、ゲート電極がアルミニウムにな る。との時、多結晶シリコンは、アルミニウム膜22の 表面に析出する。

【0028】続いて、図4に示したように、堆積したア ルミニウム及び析出した多結晶シリコンをCMPにより 除去し、アルミニウムからなるゲート電極24を形成す

【0029】そして、図5に示したように、SOG(S pin On Glass) などからなる層間絶縁膜3 1を約500mm堆積し、コンタクトホールを形成後、 プランケットタングステン法によりコンタクトホールを 導電ブラグ32で埋め込む。更に、アルミニウムを主成 分とする配線層を形成した後、これを所定のパターンに パターニングして配線33を形成する。このようにし て、ゲート電極24にアルミニウムを用いたCMISデ バイスが完成する。

【0030】上記したように、この発明は、MISFF ETのゲート電極を多結晶シリコンからアルミニウムに 置換したので、ゲートの空乏化が抑制され、実効的な酸 化膜厚を薄くし、CMISFETの動作電流を大きくす るととができる。

【0031】また、ゲート電極の抵抗を大幅に低減する ことができ、動作速度を早くすることができる。更に、 髙周波領域でアナログ動作させた場合の、遮断周波数向 上やノイズ低減が可能となる。

【0032】さらに、リプレースゲートプロセスやダマ シンゲートプロセスでは、金属のゲート電極形成時にゲ ート酸化が必要なため、酸化に伴う増速拡散によりL D 第2RTA処理を行うことにより、ソース及びドレイン 30 Dあるいはソース/ドレインエクステンションが再拡散 し、またゲート酸化温度を低くするため良好なシリコン /酸化膜界面が得られないなどの問題があったが、この 発明の方法によれば、ゲート酸化膜は、プロセス初期段 階で形成したものをそのまま用いるため、LDDあるい はソース/ドレインエクステンションの再拡散がないた め、微細化が容易であり、且つ良好なシリコン/酸化膜 界面を得ることができる。

> 【0033】尚、この発明は上記した実施の形態に限定 されるものではなく、その均等の範囲で種々変形可能で ある。

【0034】例えば、多結晶シリコンゲート電極と置換 するための、アルミニウム堆積時に、アルミニウム膜上 にチタン (Ti) 膜を積層してもよい。この場合、Ti はシリコンの捕獲層として働き、置換を加速することが できる。このTiの膜厚は、例えば、40~200nm の範囲で変更可能である。また、熱処理時間も30分か ら 1 時間の範囲で変更可能である。また、堆積したアル ミニウムを除去する工程は、CMP以外にも、リソグラ フィによるパターニングを用いてもよい。この時のパタ

LJ.

[0035]また、ゲート電極の材料として多結晶シリコンを用いたが、シリコン系材料であればよく、微結晶シリコン、多結晶シリコンなどの結晶系シリコンや、非晶質シリコンなどの非晶質系シリコンを用いることができる。

【0036】また、上記した実施形態においては、LDD構造を有するCMISデバイスにつき説明したが、通常のMISデバイスにももちろん適用することができる。


[0037]

【発明の効果】以上説明したように、この発明の半導体装置の製造方法によれば、ゲート電極を多結晶シリコンからアルミニウムに置き換えることができるので、ゲートの空乏化が抑制され、実効的な酸化膜厚を薄くし、CMISFETの動作電流を大きくすることが可能となる。


【図面の簡単な説明】

【図1】との発明の一実施の形態に係る半導体装置の製*


[図1]



【図3】



[図5]



* 造方法を工程別に示す断面図である。

【図2】 この発明の一実施の形態に係る半導体装置の製造方法を工程別に示す断面図である。

【図3】との発明の一実施の形態に係る半導体装置の製造方法を工程別に示す断面図である。


【図4】 この発明の一実施の形態に係る半導体装置の製造方法を工程別に示す断面図である。

【図5】との発明の一実施の形態に係る半導体装置の製造方法を工程別に示す断面図である。


10 【符号の説明】

- 1 シリコン半導体基板
- 2 素子分離絶縁膜
- 5 ゲート絶縁膜
- 6 ゲート電極
- 10,11 ソース/ドレイン領域
- 21 層間絶縁膜
- 22 アルミニウム膜
- 24 ゲート電極 (アルミニウム)

[図2]



[図4]



フロントページの続き

下ターム(参考) 4M104 AA01 BB02 BB20 BB25 CC05 DD03 DD04 DD37 DD43 DD80 DD83 DD84 EE09 GG09 GG10 GG14 HH14 HH16

> 5F040 DB03 EC01 EC07 EC10 EC12 EF02 EH05 EJ03 EK05 FA02

FA05 FA07 FB02 FB05 FC10

FC19